- 顶层动态铺铜后，po能去铜，但是显示不正常，每个层都这 (0篇回复)
- 原理图作业 (0篇回复)
- lw_wwq-VL812-pcb-20220628 (2篇回复)
- LW-Vl812--pcb作业 (3篇回复)
- 原理图作业20220625 (1篇回复)
- 原理图作业 (1篇回复)
- 迟交的原理图 (0篇回复)
- 原理图作业 (0篇回复)
- 原理图作业 (0篇回复)
- orcad 原理图作业 (0篇回复)
- 原理图作业-DRC检查过但对比DEMO失败 (2篇回复)
- 交原理图作业 (0篇回复)
- ECO差异对比 新文件和旧文件，都一模一样，还显示出来。 (3篇回复)
- 交一下學習成果原理圖作業 (0篇回复)
- 原理图作业 两个错误不知道是什么原因造成的纠 (2篇回复)
- 原理图作业 (0篇回复)
- 作业 这种错误一大堆看着头皮发麻、、 (2篇回复)
- 原理图作业 (1篇回复)
- VL812原理图作业，同一个网络有两个网络名，是不是报错。 (0篇回复)
- pads对比后demo报unmatched (1篇回复)
- YTYT-USB HUB创建netlist 提示Value of Property "DEVICE" missing (2篇回复)
- vl812新作业-有几个网络不一样麻烦吴老师看下 (0篇回复)
- 原理图作业 (0篇回复)
- 作业（对比EOC有两个不会改正，不能导出PCB） (1篇回复)
- 原理图作业 (0篇回复)
- VL812原理图作业 (0篇回复)
- VL812原理图作业 (0篇回复)
- VL812第二次交作业,DRC检查时报GND和P5V错误,如图 (3篇回复)
- VL812原理图作业-接地标识有点小问题 (0篇回复)
- VL812原理图作业 (0篇回复)
- VL812-作业修改 (0篇回复)
- 项目1，原理图，无PCB封装信息，未对比 (2篇回复)
- VL812原理图_无封装 (3篇回复)
- 项目一（交作业） (1篇回复)
- VL812_HUB_原理图_无封装信息 (2篇回复)
- 1元学习Cadence Allegro 原理图作业 VL812-2022-06-04 (0篇回复)
- VL812 原理图 请审查 (1篇回复)
- 项目一OK——生产资料（拉差分非常容易崩溃，崩溃了50次 (3篇回复)
- VL812原理图终于核对完成了 (3篇回复)
- 项目1原理图作业 (0篇回复)
- PCB+SCH修改跟DEMO.asc一致，完成 (4篇回复)
- VL812_Projec1 (2篇回复)
- 项目一原理图作业 (0篇回复)
- VL812 (0篇回复)
- V812原理图作业-220601 (0篇回复)
- VL812作业_20220601 (0篇回复)
- VL812_SCH作业 (1篇回复)
- VL812作业 (0篇回复)
- 学生作业 (0篇回复)
- VL812原理图作业-已核对 (3篇回复)
- VL812原理图作业 (0篇回复)
- Re:1元学习Cadence Allegro 原理图作业 (0篇回复)
- V812原理图作业 (0篇回复)
- VL812原理图作业 (0篇回复)
- 项目一作业PCB+SCH (4篇回复)
- VL812原理图作业 (0篇回复)
- VL812原理图作业 (1篇回复)
- ALLEGRO项目1一VL812原理图作业 (0篇回复)
- ALLEGRO项目1一VL812原理图作业 (0篇回复)
- 项目一原理图作业 (0篇回复)
- 1元ALLEGRO项目一VL812原理图作业评审 (2篇回复)
- ALLEGRO项目一VL812原理图作业 (0篇回复)
- ALLEGRO项目1一VL812_USB_HUB作业 (1篇回复)
- ALLEGRO项目1一VL812原理图作业 (10篇回复)
- VL812原理图作业 (4篇回复)
- 1元学习ALLEGRO一期-Xs项目一VL812作业 (0篇回复)
- 原理图，走捷径也花了2个钟。 (1篇回复)
- 历经一天多的时间画的案例1原理图，帮看看还有没有问题 (3篇回复)
