PCB设计中的层叠阻抗设计
如何根据阻抗计算走线线宽？今天我们以4层板为例，来简单介绍一下如何计算阻抗线的线宽
下面来先看下我们叠层吧
板厚1.6MM
TOP………………………………………1.8mil(0.5OZ+plating)
FR4………………………………………3.8mil（3313）
GND02……………………………………. 1.2mil(1OZ)
CORE…………………………………….49.4mil
POWER03………………………………….1.2mil(OZ)
FR4…………………………………………3.8mil（3313）
BOTTOM…………………………………..1.8mil(0.5OZ+plating)
我们计算一下50欧姆阻抗的线宽为例吧
https://blog-assets.oss-cn-shanghai.aliyuncs.com/16984/668e41364f56b9bebcd8eb40d3d1a48184dff5f9.jpg
H1：就是我们走线到参考面的距离
ER：介电常数，这里用的4.2，一般普通FR4可以用这个值计算
W1：这个就是我们的设计线宽了
W2:W2是我们线路蚀刻后的上线宽，一般表层，W2比W1小1mil左右
T1:T1是我们的铜厚
C1：绿油厚度
C2：绿油厚度
经过上面的计算，我们50欧姆阻抗线在如上的叠层中的走线线宽为6mil。 经验学习
页:
[1]
