wang09 发表于 2018-3-19 19:46

项目三DDR3出线

数据线拉通还未优化,地址线未拉通

riverhill 发表于 2018-3-20 07:18

ilpuyi 发表于 2018-3-20 08:36

shenchengan 发表于 2018-3-20 09:00

zhutao19880518 发表于 2018-3-20 09:15

dyd0311 发表于 2018-3-20 09:58

ddyytt 发表于 2018-3-21 18:32

厉害

binmuk 发表于 2018-3-22 06:30

yaoguang 发表于 2018-3-27 13:47

页: [1]
查看完整版本: 项目三DDR3出线