leslie_aqiang
发表于 2021-2-5 14:00
如果只是在主板上贴有四片DDRmemory，要求时钟能达到150Mhz
150Mhz的时钟布线，要求尽量减小传输线长度，降低传输线对信号的影响。如果还不能满足要求，仿真一下，看看匹配、拓扑、阻抗控制等策略是有效。
mj8abcd
发表于 2021-2-5 22:01
kingweison
发表于 2023-2-14 08:49
kingweison
发表于 2024-3-25 10:27
kingweison
发表于 2024-7-2 17:08
:D
页:
[1]
