ntpcb3356619
发表于 2023-5-4 16:55:09
xc7z010_DDR等长=采用JLC的3313叠层。用5.2线宽，3W原则，拉了6
为了更贴近实战，采用JLC的3313叠层。用5.2线宽，3W原则，拉了6遍的线，终于完成。
再宽0.1mil的线就拉不了啦，只能做到53点几欧，也只能这样将就一下了。
不知道设置DDR的规则有没有什么问题，麻烦老师看一下，谢谢！
地址线的时钟有两组规则，删不掉。
xc7z010的PCB
bidezhi7777
发表于 2023-5-5 10:12:42
逆天pads
发表于 2023-6-13 22:52:24
逆天pads
发表于 2023-6-13 22:52:30
逆天pads
发表于 2023-6-13 22:52:47
wangjx5219
发表于 2023-7-30 20:58:07
学习
zjh221
发表于 2023-8-11 09:35:27
sassa
发表于 2024-3-27 20:31:10
页:
[1]
