embededarm 发表于 3 天前

Allegro16.6导入网表出错

各位大神好。刚开始学习Allegro,导入网表时出错,搜遍了网上,一直找不到解决方法。有人说可能是软件版本问题。因为原理图不是我画的,我是照着视频学习,原理图和PCB都是16.6,对应的小版本和我使用的可能不一致。

log见附件。请高手帮忙看看,谢谢!

(---------------------------------------------------------------------)
(                                                                     )
(    Allegro Netrev Import Logic                                    )
(                                                                     )
(    Drawing          : camera.brd                                    )
(    Software Version : 16.6P004                                    )
(    Date/Time      : Mon Sep 16 21:08:44 2024                      )
(                                                                     )
(---------------------------------------------------------------------)


------ Directives ------

RIPUP_ETCH FALSE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'H:/Allegro-prj/camera/allegro';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'camera.brd';
NEW_BOARD_NAME 'camera.brd';

CmdLine: netrev -$ -i H:/Allegro-prj/camera/allegro -y 1 H:/Allegro-prj/camera/PCB/#Taaaahz01912.tmp

------ Preparing to read pst files ------

Starting to read H:/Allegro-prj/camera/allegro/pstchip.dat
   Finished reading H:/Allegro-prj/camera/allegro/pstchip.dat (00:00:00.05)
Starting to read H:/Allegro-prj/camera/allegro/pstxprt.dat
   Finished reading H:/Allegro-prj/camera/allegro/pstxprt.dat (00:00:00.01)
Starting to read H:/Allegro-prj/camera/allegro/pstxnet.dat
   Finished reading H:/Allegro-prj/camera/allegro/pstxnet.dat (00:00:00.00)

------ Oversights/Warnings/Errors ------


#1   Run stopped because errors were detected

netrev run on Sep 16 21:08:44 2024
   DESIGN NAME : 'CAMERA'
   PACKAGING ON Sep 10 2012 04:46:09

   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON

1 errors detected
No oversight detected
No warning detected

cpu time      0:07:58
elapsed time0:00:04



embededarm 发表于 3 天前

另外有时也出现这个错误

lcfmax 发表于 前天 09:46

谢谢分享

lcfmax 发表于 昨天 09:10

谢谢分享了

zhongzl728 发表于 昨天 12:22

看一下是不是封装陆军,以及网表是否导出成功

embededarm 发表于 昨天 23:13

排查了封装库,网表都没问题,但是还是不知道哪里出错,都准备重新装软件了。
后来想导可能库有问题,就从画好的PCB直接导出库(因为是做好的例程,以为提供的库不会有什么问题),再放在库的路径就好了,可能还是PCB库的问题。
有时log信息也看不出哪里的问题,排查过程真的非常麻烦。但是排查过程也学到不少东西,如
器件名字太长,怎么改最大器件名字长度,
如何画板框倒角;
逐个放置器件,勾选器件,要先把器件放在板上,再点击OK,否则器件会出现跑到界外的错误(Scaled value has been rounded off)等等。
学习的过程就是不断发现问题,解决问题的过程。
谢谢各位了!:handshake
页: [1]
查看完整版本: Allegro16.6导入网表出错