a798839407 发表于 2024-11-26 12:04:31

项目1 DDR走线

DDR已拉通，数据线4组做了等长误差50mil，地址线3跟多打了孔，地址线还没做等长，其他部分拉了线
页: [1]
查看完整版本: 项目1 DDR走线