麦迪135 发表于 3 天前

区域规则设置问题


用allegro17.4设置了区域规则，区域外线宽0.6mm，铜到线距离0.6mm，区域内设置为线宽0.3mm，铜皮到线距离为0.2mm，但是实际上只有走线满足区域规则，铜皮到线距离还是为0.6mm，这样就会导致芯片的部分接地引脚铺不上铜，为啥这个区域规则对铜皮无效呢？目前能解决办法就是一部分走线用铺铜就可以。可以看到走线会导致芯片焊盘的地脚铺不上铜，但是画铜皮走线的形式芯片焊盘的地脚可以铺上铜。                                       

Vegeta 发表于 3 天前

好像一直是这样的，shape到cline的间距是固定的，不能随特殊区域规则变动

麦迪135 发表于 3 天前

Vegeta 发表于 2025-4-23 14:49
好像一直是这样的，shape到cline的间距是固定的，不能随特殊区域规则变动

那会导致芯片旁边的GND脚都铺不上，目前我只尝试过用铜皮走线去解决这个问题，或者修改为静态铜皮去修铜

Vegeta 发表于 3 天前

麦迪135 发表于 2025-4-23 15:41
那会导致芯片旁边的GND脚都铺不上，目前我只尝试过用铜皮走线去解决这个问题，或者修改为静态铜皮去修铜
...

是的，一般都会把cline转化为shape，特别是这种射频类走线
页: [1]
查看完整版本: 区域规则设置问题