数字SOC芯片封装去耦电容对电源完整性性能的研究
在高端数字设备的电源完整性优化背景下，球栅阵列（BGA）封装上去耦电容的集成已成为关键问题。随着功能集成和功耗需求的增加，噪声裕度降低、小型化和成本缩减的需求并存，需通过系统级（封装、芯片、应用板）的深入分析实现最大改进。本文提出一种优化封装去耦的方法，从大量电容器组合出发，通过频域到时域分析的逐步筛选减少选项。其次，探索降低寄生电感和提升去耦效能的替代技术。部分工作在于界定封装去耦的有效边界，超出此边界则需协同优化系统其他部分（芯片或板级）。引言现代电子系统中，电源完整性至关重要，而去耦电容的优化是其中的核心问题。在复杂高速数字设备中，将分立电容器集成至BGA封装基板已成为常态。基于硅级功能模块高度集成的片上系统（SoC）方法需要更高的动态电流，这要求电源分配网络（PDN）在宽频段内极低阻抗以抑制电源噪声。然而，市场竞争要求从硅片、封装到整机应用的全方位成本缩减，迫使PDN去耦面积最小化。电源完整性工程师的挑战在于通过细节优化实现性能的微小提升，而电磁仿真工具的支持不可或缺。
下面将用一种封装开发中的系统级分析方法，基于现有仿真工具和优化算法，旨在最小化大量电容器组合的分析时间和复杂度。研究目标是量化不同技术方案对封装去耦效能的影响。第二节描述测试案例与仿真方法；第三节通过频域和时域结合的方法优化标准电容器技术；第四节探索替代技术（如低等效串联电感（ESL）元件或基板底层安装电容器）的影响。结论将讨论技术灵活性及封装去耦的物理极限。测试案例与方法论分析案例为高端数字应用设计的多层倒装芯片BGA基板，重点关注数字核心供电域。该供电域的封装连接通常包含数千个芯片侧凸点和数百个板级焊球，通过数千个通孔连接顶层与底层。基板顶层最多可集成40个0201封装的表面贴装器件（SMD）电容器，位于芯片侧旁区域。可集成组件数量受密集布线限制和制造条件约束，更大尺寸封装因厚度和面积限制未被考虑。采用标准多层陶瓷电容器（MLCC）技术，市场提供的电容器容值范围为220 pF至100 nF，自谐振频率（SRF）为38 MHz至720 MHz。实际应用中，电容器安装电感会改变其SRF。系统级电源完整性分析基于图1所示电路仿真：芯片模型为SPICE模块，表示电源网格的等效RC和IC电流吸收的PWL波形；PCB可建模为全S参数模块或等效RL简化模型；电压调节模块（VRM）为理想电压源；封装模型通过商用工具从CAD布局提取S参数，支持多层结构的全波SYZ参数分析。
仿真端口位于芯片-封装接口（凸点组）、封装-PCB接口（焊球组）及每个电容器位置。通过参数化分析流程，自动测试多种电容器组合。核心供电电压纹波（芯片-封装接口处）为优化目标，需时域仿真评估。由于时域仿真耗时，采用两阶段流程：先频域优化阻抗特性，再时域验证。频域分析快速筛选最优组合，时域仅验证少量候选方案。标准MLCC电容器的优化A. 频域分析无封装电容器时，系统阻抗曲线（图2蓝线）在约50 MHz处存在峰值，源于封装电感与芯片等效电容的相互作用。分析超过6000种电容器组合后，发现容值低于3 nF的电容器因芯片大电容（1 μF）在200 MHz以上占主导而效果甚微（图2绿线）。全部使用100 nF电容器（图2红线）虽在28 MHz处降低阻抗，但67 MHz处出现反谐振峰。最佳方案为混合使用100 nF和10 nF电容器（图2紫线），在更宽频段内平衡阻抗。
（蓝色：无电容器；绿色：<3nF组合；红色：40×100nF；紫色：30×100nF + 10×10nF）B. 时域分析增加100 nF电容器数量至40个时，电压纹波从45 mVpp降至30 mVpp（图3）。超过40个后，67 MHz阻抗峰主导，纹波反而上升。最终通过分组优化（将40个电容分为4组，每组10个），测试16种组合（图4和表1）。最优方案为30×100nF + 10×10nF（图4方案1），纹波最低（30 mVpp）。
图3：100nF电容器数量变化时的峰峰值电压纹波
图4：所有时域解决方案的峰峰值电压纹波表1：所有时域解决方案中的电容器分布
封装去耦技术A. 基板底层安装电容器（背贴）将电容器移至基板底层（需移除部分焊球）后，安装电感降至10-30 pH，但整体改善有限（表2）。对于小型I/O供电域（连接路径电感较高），底层安装可降低纹波10%。 表2：基板底层电容器的峰峰值电压
B. 低ESL电容器采用低ESL电容器（ESL=80 pH，SRF=70 MHz）与标准电容器混合使用（图6橙线），总电容数减至30个，但纹波（34.6 mVpp）与纯100nF方案相近，优势不显著。
图6：不同技术方案的阻抗曲线对比（蓝色：40×100nF；紫色：30×100nF + 10×10nF；橙色：低ESL混合方案） 结论上面提出的去耦优化方法通过参数化仿真工具实现快速频域筛选和精确时域验证。设计对称性可减少仿真次数。混合容值方案（100nF与10nF）在有限面积内实现最佳性能。封装去耦存在饱和极限，需协同优化芯片或板级以进一步提升。
页:
[1]
