Chiplet邂逅3D封装：解锁未来芯片技术的无限可能
Chiplet 和 3D 封装技术都是半导体领域在 “后摩尔时代” 为突破发展瓶颈而出现的重要技术，Chiplet与3D封装技术是半导体领域实现高性能、高集成度和高灵活性的关键技术，二者相辅相成，共同推动芯片技术向更高水平发展。
Chiplet 技术是将一些预先生产好的实现特定功能的芯片裸片（die）通过先进的集成技术集成封装在一起形成一个系统芯片，就像搭积木一样。这些基本的裸片就是 Chiplet，它是一种新的 IP 重用模式。三维异构集成技术是一种将不同工艺节点、不同功能（如逻辑芯片、存储、传感器等）的芯片通过垂直堆叠和先进互连技术整合在单一封装内的解决方案。
Chiplet 技术和 3D 封装技术有着紧密的联系。Chiplet 技术需要依靠先进的封装技术来将各个 Chiplet 集成在一起，而 3D 封装技术是实现 Chiplet 集成的重要手段之一。通过 3D 封装技术，可以将多个 Chiplet 在垂直方向上进行堆叠和互连，实现更高的集成密度和性能提升。Chiplet将复杂芯片拆解为独立功能模块（如计算、存储、通信单元），通过3D封装实现垂直堆叠，显著缩短互连路径，提升信号传输速度与能效。例如，3D堆叠使存储与计算单元距离缩短至微米级，数据延迟降低80%，HBM3内存带宽达819GB/s。
2.5D/3D Chiplet封装，通过硅中介层（Interposer）或TSV技术，将多个Chiplet垂直或水平集成在一起。还可以将不同工艺、不同功能的Chiplet通过3D封装技术组合在一起，实现高性能、低功耗的系统级解决方案。Chiplet支持“即插即用”的模块更换，如自动驾驶芯片可单独升级AI加速单元而不影响其他模块。特斯拉Dojo超算通过Chiplet架构实现算力按需扩展；NVIDIA的Grace Hopper超级芯片整合72核CPU和H100 GPU裸片，展现异构集成的潜力。以及如AMD的MI300系列，通过Chiplet和3D封装技术，实现了CPU、GPU和HBM的异构集成，显著提升了性能和能效。HPC和AI场景对高算力、高带宽、低延迟的需求推动Chiplet与3D封装发展。2023年，AI加速芯片搭载的HBM总容量达2.9亿GB，增长率近60%；2024年增长率预计超30%。Chiplet市场规模预计达450亿美元，主要增长来自AI加速器和车用芯片。
随着Chiplet技术的普及，行业正在推动标准化进程，如UCIe（Universal Chiplet Interconnect Express）联盟的成立，旨在建立统一的Chiplet互连标准，促进产业链的协同发展。如玻璃通孔（TGV）、混合键合等技术的进一步发展，将推动3D封装技术向更高密度、更低功耗的方向发展。未来，Chiplet技术将与3D封装技术更加紧密地结合，实现更复杂的异构集成，满足人工智能、高性能计算等领域的需求。将在更多领域得到应用，如自动驾驶、物联网、5G通信等，推动这些领域的技术进步。
Chiplet 与 3D 封装技术的结合正重塑芯片产业格局，其核心价值体现在突破物理限制、优化成本与良率、实现灵活迭代与异构集成，满足高性能计算、AI、移动设备等领域的多样化需求。未来，Chiplet 与 3D 封装将向更高密度集成、跨厂商协作及新兴应用场景拓展，持续解锁芯片技术的无限可能。
页:
[1]
