DCDC开关电源PCB设计指导
本帖最后由 5646 于 2026-9-15 16:31 编辑一、布局顺序（必须先布功率器件，再布小信号）
[*]以 DCDC 芯片为中心，优先摆放功率环路器件：输入高频 MLCC 电容 Cin、MOS 管、电感 L、输出电容 Cout；功率器件尽量放在同一层，减少换层过孔（过孔引入寄生电感，放大振铃）电子工程专...
[*]高频输入电容 Cin（0402/0603 MLCC）紧贴芯片 VIN 与 PGND 引脚，放在 VIN 和 PGND 焊盘旁边，缩短高频开关电流环路；大容量电解 / 钽电容放在 MLCC 外侧，负责低频储能
[*]SW 节点（开关节点）：上管与下管 / 二极管交汇点，dv/dt 极高，是 EMI 最大源头。SW 铜皮只连接焊盘，不要大面积铺铜、不要长走线；电感紧贴 SW 引脚，SW 到电感走线短粗直，尽量 < 3mm
[*]输出电容 Cout 紧贴电感输出端，电容负极就近接 PGND；优先 MLCC + 大容量电容组合，降低 ESR，减小纹波
[*]BST 自举电容：紧贴 BST 引脚与 SW 引脚，距离越近越好，给上管栅极提供瞬时驱动电流，远了会驱动异常、发热、振铃大
[*]电感：电感下方禁止走线、禁止铺信号铜；电感是磁场辐射源，FB、EN、SS、时钟等敏感信号线必须远离电感；多路 DCDC，电感磁轴尽量正交，降低互感耦合（刚好对应你前面问的正交结构）
[*]小信号器件（FB 分压电阻、EN、软启动 SS、补偿网络）放在芯片另一侧，和功率环路物理隔开
二、地的处理（PGND 功率地 / SGND 信号地）
[*]PGND：功率回路地（Cin 负极、Cout 负极、MOS 源极），承载脉冲大电流，有开关噪声；
[*]SGND：FB 分压、补偿、EN、SS 等小模拟信号地；
[*]规范做法：单点接地（星型接地）
[*]PGND 集中在功率环路区域，铺铜；
[*]SGND 单独细引线，只在芯片 GND 引脚或者输出电容 GND 处单点接到 PGND；
[*]严禁大面积直接跨接，避免功率地噪声串进反馈环路，造成自激、输出抖动
[*]芯片 EP 散热焊盘：大量热过孔阵列连接内层 GND 平面，兼顾散热与地阻抗；过孔打在焊盘内部，不要打在旁边。
三、反馈 FB 采样（最容易踩坑）
[*]分压电阻靠近芯片 FB 引脚，缩短 FB 走线；
[*]采样点必须取在输出电容 Cout 后端（电容远离电感那一端），取真实负载电压，不要在电感输出端采样；
[*]FB 走线是高阻抗敏感模拟线，远离 SW、电感、功率走线；不要跨功率环路；FB 走线尽量短，细（8~12mil 即可，不需要粗）；
[*]开尔文采样：Vout + 和 Vout-GND 两条线单独拉到分压电阻，不要共用功率大电流铜皮回流，避免线阻压降带来采样误差
四、走线、线宽、过孔规范
[*]功率走线（VIN、SW、VOUT、PGND）：优先铺铜，短粗；
1oz 铜厚经验：1A≈40mil，2A≈80mil，3A≈120mil；大电流尽量铺铜，减少直流压降、发热；
[*]栅极驱动走线（GATE）：短、粗，减少寄生电感，降低栅极振铃；远离 SW 噪声；
[*]小信号（FB、EN、SS、COMP）：8~12mil 细线；
[*]过孔：功率焊盘多过孔并联；每个过孔寄生电感约 10nH，功率路径尽量少换层；换层位置放在滤波电容外侧，不要放在高频环路内部；
[*]走线拐角：功率走线优先 45°，禁止锐角；不建议 90° 直角。
五、多层板设计要点
[*]优先完整 GND 内平面，提供低阻抗回流路径、屏蔽；
[*]功率层和信号层遵循相邻层走线正交（你前面问的正交结构），降低层间串扰；
[*]不要在 GND 平面上大面积挖槽；功率器件下方保持完整地平面；
[*]电源平面与地层尽量靠近，增加层间平板电容，辅助滤波。
学习一下，感谢分享 学习一下，感谢分享 学习学习 谢谢分享 这个可以 多谢楼主分享 学习一下 感谢分享
页:
[1]
2
