国庆也要到了
2015-9-29学习过程的资料分享地址：http://yunpan.cn/cH3s22sLZahPA访问密码 d183
画完了原理图封装，PCB封装也跟着一起画了。
下一步就是把原理图的网络连上。
在画原理图的封装的时候，参考资料上面已近把管脚排好，在PCB当中就不用我们自己去调管脚的线序了。
我想
在画原理图的时候，也是一个熟悉DDR电路的过程，把每个管脚的功能都过一边，在画PCB的时候就不会糊里糊涂了。
DDR的网络分组想要具体的了解还是要看datasheet，里面的工作时序图最好也看看，这个对于原理的理解非常重要。
想做DDR信号仿真之类的高级应用，这个应该是最基础的。
虽然我也不懂！
十一期间帖子会停止更新，别问我为什么 = =
END!
为什么帖子不能连载了。。。。
2015-10-8学习过程的资料分享地址：http://yunpan.cn/cH3s22sLZahPA访问密码 d183
晚上回家把原理图的所有网络连通了，还没有做仔细的检查。
这种光靠手动输入的出错概率应该蛮高。
在连网络的同时，对DDR信号的分组也大概的做了一下规划：
Cock: 差分时钟信号
DRAM_SDCLK
DRAM_SDCLK_B
Address and Command:地址和命令信号
DRAM_A
DRAM_SDBA
DRAM_RAS
DRAM_CAS
DRAM_SDWE
Contorl signals:控制信号
DRAM_CS
DRAM_SDCKE
DRAM_SDODT
byte0:
DRAM_D
DRAM_DQM0
DRAM_SDQS0
DRAM_SDQS0_B
byte1:
DRAM_D
DRAM_DQM1
DRAM_SDQS1
DRAM_SDQS1_B
byte2:
DRAM_D
DRAM_DQM2
DRAM_SDQS2
DRAM_SDQS2_B
byte3:
DRAM_D
DRAM_DQM3
DRAM_SDQS3
DRAM_SDQS3_B
byte4:
DRAM_D
DRAM_DQM4
DRAM_SDQS4
DRAM_SDQS4_B
byte5:
DRAM_D
DRAM_DQM5
DRAM_SDQS5
DRAM_SDQS5_B
byte6:
DRAM_D
DRAM_DQM6
DRAM_SDQS6
DRAM_SDQS6_B
byte7:
DRAM_D
DRAM_DQM7
DRAM_SDQS7
DRAM_SDQS7_B
共11组Class，高速信号单端阻抗50欧，差分100欧。
其他具体的知识就在PCB走线的时候再满满去学习吧。
其实这些东西在芯片的datasheet中已经介绍的很详细了，具体的我们只需要按照要求来走线应该是容易满足要求的。
今天还安装了cadence16.5的软件，现在能够打开下载的inter和fresscal的DEMO板了。
今天就到这里吧
网盘分享cadence16.5的软件 http://yunpan.cn/cHi2rAmCtMpX9访问密码 a6bd
END!
2015-10-9学习过程的资料分享地址：http://yunpan.cn/cH3s22sLZahPA访问密码 d183
今天PCB做了一下初步的布局，
关键是电容位置的放置，要保证没一个电源管脚附近都有一个去耦电容，以达到电源最优的效果。
布局图如下：
PCB的层设置如下图：
然后在router中对网络进行了分组：
接下来就是要计算好阻抗叠层，设置走线规则等细节任务。
END!
关注中。。
谢谢分享!
继续呀。。。。
2015-10-12学习过程的资料分享地址：http://yunpan.cn/cH3s22sLZahPA访问密码 d183
这几天下班后有点事情，所以更新的比较慢。
当然学习本来就是一个循序渐进的过程，最好是能将每一个知识点都弄懂，慢不碍事。
今天处理了PCB的叠层，如下图所示：
‘
为了更好满足主芯片的电源性能，其电源层和顶底层都采用了1OZ的铜厚。
L1/L8阻抗参考L2/L7,单线50欧姆，线宽5mil。
L1/L8阻抗参考L2/L7,差分90欧姆，线宽5mil/5mil/5mil。
L1/L8阻抗参考L2/L7,差分100欧姆，线宽4mil/5mil/4mil。
L3/L6阻抗参考L2/L4,单线50欧姆，线宽6mil。
L3/L6阻抗参考L2/L4,差分90欧姆，线宽5mil/5mil/5mil。
L3/L6阻抗参考L2/L4,差分100欧姆，线宽4mil/5mil/4mil。
接下来就是设置规则和走线的工作了。
网络分组已经分好。
计划先走地址、命令、时钟线。
具体的走线要求在datasheet里面已近介绍的很详细了，而且还有DEMO板来参考。
下图是刚刚走的几组线。
这其中有一个知识点就是关于虚拟过孔的运用，详细看云盘中的相关介绍资料。
地址、命令线的过孔放置也是很有技巧的，必须排列有规律，我开始用2D线绘好了放置过孔的栅格，这样会事半功倍。走完上面2个DDR芯片的，下面2颗就只需要拷贝的了。
今天就到这里吧
END!
