第一次布高速板，对高速信号的理解不是很透彻，想请大家

a6682100 · 发表于 2022-5-15 20:20

lf2k2022 · 发表于 2022-5-16 08:55

邵先生 · 发表于 2022-5-16 14:22

1. MCU下的电源走线时候出现锐角走线

2.晶振布局布线时候遵循π型滤波和类差分走线

3.器件走线时候从中心出线

4.差分线需要进行等长处理，等长误差控制在5mil以内，空间充足时候并进行包地处理

以上几点是个人观点，仅供参考

wangchangsheng · 发表于 2022-5-20 08:57

xushan32 · 发表于 2022-5-23 16:03

序文哥 · 发表于 2022-5-24 16:07

王者归来abc · 发表于 2022-5-25 07:42

fengok008 · 发表于 2022-5-26 08:48

ilpuyi · 发表于 2022-5-27 23:38

xuehu216 · 发表于 2022-5-28 00:21

邵先生:1. MCU下的电源走线时候出现锐角走线

2.晶振布局布线时候遵循π型滤波和类差分走线

3.器件走线时候从中心出线
....... (2022-05-16 14:22)

登录/注册后可看大图

感谢大佬提出的建议！！！！

我去学学晶振的布线。

		自动登录	找回密码
密码			立即注册

[技术讨论] 第一次布高速板，对高速信号的理解不是很透彻，想请大家