现代半导体制造中的Chiplet集成技术

hdy

引言

半导体行业正在经历从传统系统级芯片(SoC)设计向更模块化的Chiplet架构的转型。这种转变早在1965年就被Gordon Moore预见，他指出随着芯片密度和复杂度的提升，通过较小的、独立封装和互连的功能模块构建大型系统可能更具经济效益。

人工智能推动技术发展

Chiplet架构的兴起源于摩尔定律扩展的局限性以及人工智能应用的新需求。如下图所示，人工智能模型规模呈指数级增长，从2017年到2021年每年增长约10倍。从Google的Switch Transformer（1.6万亿参数）到GPT-3（1750亿参数）的发展表明，传统单片芯片设计在技术和成本方面面临巨大挑战。同图中的市场分析显示，Chiplet技术在服务器、个人电脑、消费电子和汽车领域的应用日益广泛。

先进集成技术

CEA-Leti开发了一系列用于异构集成的互连技术。如图所示，这些技术涵盖了从纳米级3D顺序集成到毫米级芯片级封装的多个尺度。技术组合包括：晶圆对晶圆最小间距200nm的直接混合键合、芯片对晶圆最小间距4μm的应用，以及直径范围在0.3-80μm的硅通孔有源中介层和扇出型晶圆级封装（FOWLP）解决方案。

设计与实现的技术难点

从2D集成电路到3D集成电路的转变需要新的设计流程和方法。下图展示了一个完整的3D设计参考流程，涵盖从架构到最终验证的各个阶段。该流程包含3D分区、封装协同设计、热量和功耗分布管理以及物理实现等关键环节。这个过程需要芯片设计师和封装工程师在开发早期就密切合作，以优化整体系统架构。

混合键合技术

混合键合已成为先进Chiplet集成的核心技术。如下图所示，CEA-Leti的混合键合技术路线图展示了向更细间距和更高集成密度发展的进程。该技术支持晶圆对晶圆和芯片对晶圆两种方式，研究重点包括提高对准精度、热管理和互连可靠性。路线图显示了三个主要发展方向：亚微米级间距缩减、异构集成的放宽间距能力以及面向各类应用的新架构验证。

测试与验证策略

可靠的测试策略对Chiplet集成极为关键。下图说明了晶圆级探针测试与Assembly技术之间的关系。测试策略需要考虑焊盘表面处理与混合键合的兼容性、探针测试对表面质量的影响，以及已知良好芯片（KGD）测试方法的开发。CEA-Leti已开发出探针测试后的表面恢复工艺，确保与混合键合Assembly技术的兼容性。

新兴趋势与未来方向

玻璃基板的应用代表了Chiplet技术的重要进展。下图对比了玻璃芯基板与传统有机基板的特性，突出了可调热膨胀系数、增强特征尺寸缩放和更大封装尺寸支持等优势。此外，图8（第23页）展示了量子计算应用中超导材料的集成，显示了不同转变温度和量子系统架构方法。

生态系统发展

Chiplet集成技术的发展依赖于强大的合作伙伴生态系统。下图展示了CEA的3D集成综合生态系统，包括设备供应商、设计公司、制造合作伙伴和研究机构的紧密合作网络。这种合作模式促进了标准化接口、共享设计方法和制造工艺的发展。

总结

最后一张图展示了CEA Chiplet催化剂计划框架，该框架涵盖了从概念到生产的完整开发流程。该计划通过标准化流程、协同开发和创新解决方案推动Chiplet技术的发展，为下一代半导体系统提供全面的技术支持。

参考文献

[1] E. Ollier, D. Dutoit, and O. Thomas, "Efficient Integration of Chiplets in a 3DIC R&D Foundry," presented at the Chiplet Summit, Santa Clara Convention Center, CA, USA, Jan. 21-23, 2025.

END