SerDes + PCIe = 高速通信的“双剑合璧”！看懂这些设计思路，你就赢了！

qq1988

6666666666

feihangdan

很不错的资料，值得学习

陛下万年

cjm7065 发表于 2026-3-8 19:59

lqy

学习到了！

奥斯特

📦 四、实际设计考虑点（干货来了🔥）1️⃣ 速率匹配
PCIe 的 PHY 速率必须与 SerDes 支持的物理层一致，否则两边“鸡同鸭讲”。
一般用 PIPE 接口（PHY Interface for PCIe）来对接 PCIe 控制器和 SerDes 模块。
2️⃣ 时钟同步
没有同步就没有数据！这是高速通信的基本共识。

一种做法是使用 SSC（Spread Spectrum Clocking）时钟扩展
也可以通过 CDR（Clock Data Recovery）技术由 SerDes 自恢复
3️⃣ 差分走线设计
记住：差分线必须等长、等阻、等耦合
使用 IBIS-AMI 模型进行 SI 仿真，确认没有眼图闭合

xiyangtianxia1

a6682100

学习了解

weikamd

weikamd