【先进封装】台积电系统级晶圆SoW技术详解（二）

hdy

【内容目录】

1.整合CoWoS-L和InFO-3D先进封装技术

2.采用多层RDL+LSI架构实现全晶圆高速互连

3.集成IVR和PMIC提供实时局部电源调节

4.集成eDTC阵列以增强电源完整性

5.集成超高速SerDes通道、优化眼图和信号完整性以实现高速通道

6.采用分区液冷架构解决散热问题

7.集成光学引擎释放I/O性能

8.结语

台积电

系统级晶圆（SoW，System-on-Wafer）是台积电最新推出的尖端晶圆级异构集成技术。SoW两大平台之一的SoW-X（System-on-Wafer eXtended）代表了台积电对 AI/HPC 时代系统级平台的愿景。SoW-X从基础层面重新定义了系统，展现了台积电先进的系统级协同设计专长。它无缝集成了高速信号传输、电源传输、热管理和晶圆级封装技术。从阻抗控制的 SerDes 通道和用于 PDN 稳定性的嵌入式电容器，到流体微冷却和区域特定热流优化，SoW-X 的各个方面都专为极致的 AI 和 HPC 工作负载而设计。SoW不仅仅是一项先进的封装技术，它代表着向晶圆级系统集成的范式转变。在SoW的开发过程中，台积电融入了多种创新性先进技术，其中包括：· 结合晶圆级RDL（重分布层）与局部硅互连（LSI）技术· 整合CoWoS-L和InFO-3D等先进封装架构· 通过集成电压调节器 (IVR)优化供电能力· 通过嵌入式深沟槽电容器 (eDTC) 确保供电网络 (PDN) 稳定性· 在SoW-X封装架构中集成超高速 SerDes通道· 采用多层厚铜和薄铜 RDL 堆栈，实现ASIC 之间和光连接器之间的高速信号传输· 创新分区液冷设计，并利用计算流体力学 (CFD)仿真进行优化· 利用COUPE （紧凑型通用光子引擎）平台实现光电融合· 用于系统级性能调整的人工智能驱动系统设计协同优化（STCO）模型这些创新凸显了台积电在构建面向人工智能、高性能计算和数据中心应用的系统级集成平台方面占据了无人超越的领导地位。本文将深入解析台积电在SoW的开发过程中采用的创新技术，看台积电如何实现晶圆级系统集成（WLSI）的突破，展示其跨多个技术维度的全面协同设计能力。

整合CoWoS-L和InFO-3D先进封装技术SoW是一种超异构集成技术，直接在整片晶圆上集成计算单元、存储、光互联和电源管理等模块，形成“晶圆级计算机”。它将整个系统功能浓缩至晶圆尺度，需整合多种底层封装技术，例如CoWoS-L和InFO-3D。  · CoWoS-L（Chip on Wafer on Substrate-Local）是台积电的2.5D/3D封装技术，通过硅中介层（Interposer）实现多芯片互联，支持逻辑芯片（如CPU/GPU）与HBM存储的高密度集成。· InFO-3D（Integrated Fan-Out 3D）是台积电的三维扇出型封装技术，采用RDL（重布线层）堆叠实现芯片垂直互联，无需硅中介层，成本更低。SoW不是替代现有封装，而是通过层级化整合，以整片晶圆作为“系统载体”，集成计算+存储+光子+电源，实现系统级创新。例如：CoWoS-L用于构建SoW中的高性能计算区，解决芯片间高带宽互联（如GPU+HBM）；InFO-3D则提供三维堆叠方案，实现电源管理模块与光引擎的3D堆叠。

采用多层 RDL+LSI 架构实现全晶圆高速互连

SoW-X平台通过整合多层晶圆级重分布层（RDL）和本地硅互连（LSI），重塑了传统的晶圆设计，在整个12英寸晶圆上构建了高密度、高带宽的数据主干。这一创新结构为大规模人工智能计算系统奠定了基础。

图：SoW-X晶圆级系统示意图

这个创新结构的关键元素包括：

· 前端重分布层（FS RDL）：FS RDL 位于晶圆正面，通过超短、高频信号路径连接 ASIC、HBM 和 I/O裸片。它支持高密度μ-bump信号布线，通道设计针对眼图完整性和EMI 抑制进行了优化。

· 背面重分布层（BS RDL）：BS RDL 位于晶圆背面，负责电源传输 (PDN) 、接地和外部 I/O 集成。它与封装基板直接连接，确保整个系统的低 IR 压降和大电流容量。· 交错厚/薄金属 RDL 堆栈：精心分层的金属结构，既可以适应长距离 ASIC 间的高速通信，也可以适应短距离 ASIC 到连接器的传输，在低阻抗和制造可靠性之间取得了平衡。

· 本地硅互连（LSI）：策略性嵌入的铜互连块，利用微凸块 (uBump)和混合键合技术，实现裸片间的细间距垂直互连 (<10 µm) 。这些 LSI 区域支持XSR（eXtremely Short Reach，超短距离）链路，这对于超低延迟晶圆内通信极为重要。

· 系统技术协同优化（STCO）：台积电采用 STCO 方法全面优化 SoW-X 互连结构，包括信号完整性 (SI) 、功率-性能-面积 (PPA) 、热预算和制造良率的建模与调整。LSI互连的优势在于：

· 高密度互连：LSI 裸片包含多层铜布线，能够在小空间内支持高带宽die-to-die通信。

· 封装灵活性：LSI设计高度可定制，支持各种芯片配置和异构集成需求。· 成本效益：与全硅中介层相比，基于 LSI 的方法可实现更高制造良率和更低总成本。

· 散热优化：LSI结构有利于更好的导热，降低热阻并提高散热效率。

图：LSI示意图

本质上，SoW-X 不仅仅提供物理连接，它还建立了一个系统级集成平台，涵盖晶圆级的电气设计、电源传输、热管理和高频传输。这标志着传统“封装”向系统级晶圆 (System-in-Wafer，SiW)集成新范式的转变，创新架构为下一代人工智能和高性能计算 (HPC) 基础设施奠定了基础。

图：SoW-X测试载具平面布局

集成IVR和PMIC以优化供电能力

SoW整合集成电压调节器 (IVR)与电源管理 IC (PMIC)，为高性能计算芯片提供了实时、局部电源调节。IVR采用 16nm 技术，采用超薄电感器，以增强紧凑外形内的峰值电流输送能力。与传统的片外电压调节器相比，IVR 具有以下优势：· 更短电力输送路径· 更低IR压降· 更快瞬态响应IVR非常适合大电流、低延迟应用，例如AI 加速器、服务器 CPU和GPU 。它通过在紧凑空间内异构集成多个专用组件，传达了一种创新的功率传输理念。IVR高性能的关键因素之一是使用了专用金属材料来实现并保持高Q值，这对于高效稳定的电压调节极为关键。IVR的集成不仅体现了封装功率传输的重大突破，更巩固了台积电在先进封装技术领域的领先地位。对于台积电及其客户而言，IVR平台为高性能半导体系统的电源管理提供了一种变革性的方法。

图：面向AI的集成供电解决方案

集成eDTC阵列以增强电源完整性

SoW-X 采用嵌入式沟槽深电容 (eTDC)技术，在晶圆基板内嵌入高纵横比垂直沟槽，形成高密度去耦电容网络，以支持 AI 和 HPC 应用日益增长的功率需求。eTDC是一种通过在硅基板上刻蚀深沟槽形成的高密度垂直结构电容器，它被直接集成在中介层或封装基板内，紧邻处理器和存储单元等有源器件布置。这种创新的三维结构设计不仅实现了更高的电容密度，还能有效缩短供电路径，显著降低电源分配网络(PDN)的电压降和寄生参数。通过将eTDC嵌入到封装内部靠近芯片的位置，可以快速响应AI加速芯片的瞬时大电流需求，在剧烈变化的运算负载下维持稳定的供电质量，同时有效抑制电源网络的电压波动。这种技术为多芯片异构集成提供了可靠的电源保障，使得逻辑芯片、HBM等高功耗元件能够在单一封装内高效协同工作，成为实现高性能计算系统小型化和高能效化的关键技术。eTDC 的主要优势包括：· 卓越的瞬态响应能力：超快动态响应特性有效抑制高频负载波动，显著降低开关事件中的电压跌落幅度，确保AI工作负载下的毫秒级电源稳定性。· 突破性的集成密度：垂直沟槽结构实现单位面积电容最大化，节省传统去耦电容占用的宝贵封装面积，支持更紧凑的晶圆级系统设计。· 优化的电源完整性：分布式布局大幅降低寄生电感效应，有效抑制PDN阻抗峰值和谐振问题，提供高速SerDes所需的超低噪声环境。· 系统级可靠性提升：近负载集成缩短供电路径，增强整体电源网络的响应稳定性，适应AI芯片的动态工作负载变化。