剑锋直指台积电！华为“四芯片封装”技术专利曝光，硬刚英伟达

hdy

华子又要搞事情了！

前两天，任老爷子在接受《人民日报》采访的时候表示：芯片的问题，其实没有必要过于担心，使用叠加和集群等的方法，在计算效果上，是完全能够追平最先进制程水平的。

想来，自华子被鹰酱制裁之后生产的麒麟9010及之后的9020系列，应该就是采用的此方法，通过芯片堆叠的方式来提升芯片整体的性能。

起初，存储芯片的架构期初的发展方向就有两种，一种是堆叠式方向，一种是沟槽式方向，堆叠式方向从技术上来看的话，相对来说是比较容易的，而沟槽式会随着后期产品迭代，难度会越来越高。

两种不同的技术方向，最终产生了两种截然不同的效果。

采用堆叠式存储方案的三星及海力士，包括我们国家的长江存储，均是采用的堆叠式方向，而一向崇尚技术的英特尔却硬着头皮采用沟槽式的方向，技术方向选择的失误，导致了英特尔现在的发展受到了极大的瓶颈，其股票市值不如AMD的一半（要知道期初AMD连英特尔的十分之一都不到。）

然后，后期，手机处理器芯片，也就是SOC芯片，则更多的是朝着沟槽式方向发展，为啥呢？

因为沟槽式的芯片设计方案，在芯片体积、能耗及效率方面，会更加出色，但是想要使得产品不断迭代，性能朝着摩尔定律发展，就需要不断的缩小芯片制程，在单位面积上，塞下更多的晶体管。

而如今，华子能够想到在沟槽式芯片的基础上，同步使用上堆叠方案，使得芯片性能起飞，也不失为一种突破式的方案！

想要实现手机处理器的芯片堆叠，那就绝对离不开芯片的封装技术，台积电能够成为全球最大的芯片代工厂，除了其有阿斯麦尔提供的先进光刻机之外，还离不开其先进的封装工艺CoWoS_L，否则也不会吸引英伟达的黄仁勋坚持用台积电作为其唯一的芯片制造商。

这不，华为近期就申请了一项“四芯片”封装设计的专利，媒体猜测其可能用于下一代的AI芯片昇腾910D（还没有用到手机SOC中）。

据媒体报道，这项“四芯片”设计与NVIDIA Rubin Ultra的架构十分相似，但华为在封装技术方面，将会采用自有的封装工艺。

专利内容显示，该专利类似桥接（如台积CoWoS-L），而非单纯中间层的技术。 此外，为了满足AI训练处理器需求，芯片预期搭配多组HBM，通过中间层互连。