英特尔再展示18A工艺：性能速度提升25%，功耗降低40%

hdy

超大规模集成电路研讨会（VLSI Symposium）定于 2025 年 6 月 8 日至 12 日在日本京都举行，这是半导体领域的顶级国际会议，目前已有44年历史。在今年4月份，VLSI已发布了预览文档，介绍了一系列将于研讨会上公布的论文，当然也包括了 Intel 18A 工艺技术细节。

英特尔正式在VLSI上详细介绍了其Intel 18A制造工艺的更多性能数据，该工艺对于公司有极为重大的意义，并且将于2025年下半年投入量产。不过最近英特尔的新路线表明，公司更大的希望并非是单纯18A，而是后续经过优化的18A-P和继任者14A工艺，18A将仅用于英特尔自家产品。

18A工艺将GAA晶体管和PowerVia背面供电网络相结合，形成了一种全新的金属堆叠架构。这样的设计让电源布线至芯片背面，得以让关键层的互连间距缩小，同时放松顶层间距，从而提高良率简化制造流程。

在ARM核心子模块的标准化功率、性能和面积测试中，英特尔18A在相同功耗下性能比Intel 3提高了约15%。在1.1V下，其频率优势达25%，而在0.75V下，性能优势来到18%，但其功耗降低了近40%。

该工艺的底层显著降低了单元高度：性能调优后的单元高度为 180 纳米，而高密度设计的高度为 160 纳米，两者均小于前代产品。正面金属层数从英特尔 3 的 12 至 19 层减少到英特尔 18A 的 11 至 16 层，并增加了三个背面金属层以支持 PowerVia。

M1 至 M10 层的间距已从 60 纳米缩小至 32 纳米，之后在上层再次放宽。M0 至 M4 层采用低数值孔径 EUV 曝光技术，将所需光罩数量减少了 44%，并简化了制造流程。

英特尔计划在其今年推出的低功耗“Panther Lake”计算芯片组和仅采用效率核心的 Clearwater Forest Xeon 7 系列中首次推出 18A 工艺。后续被寄予众望的Nova Lake同样也基于该工艺。