模拟单元及其DTCO对先进节点CMOS模拟混合信号线路的影响

hdy

现代模拟线路设计面临的挑战

随着半导体技术向更小工艺节点发展，模拟和混合信号线路设计师面临的挑战与数字线路设计存在显著差异。与具有标准化性能指标的数字线路不同，模拟线路必须优化包括失配特性、增益和功耗在内的多种参数，同时在各种应用中保持精度[1]。

传统方法涉及手工绘制具有任意晶体管尺寸的定制版图，利用多种沟道长度和宽度来实现最佳性能。然而，这种手绘方法在先进CMOS节点中产生了巨大困难。仿真到硅片的差距变得越来越严重，版图修改效率低下，并且跨技术节点迁移设计需要大量返工。

图1：从任意MOS尺寸的自由式布局向结构化模拟单元布局的转变，使用少数标准化长宽组合和基于轨道的单元高度，类似于标准数字单元。

1

模拟单元方法和设计方法论

模拟单元代表了模拟线路设计的范式转变，提供具有优化单元高度、易于布局能力和预绘制结构化版图的选定晶体管尺寸。这种方法将任意MOS晶体管尺寸限制在精心选择的宽长组合内，同时保持基于轨道的结构以实现统一版图优化。

这一方法的基础建立在关于器件失配行为的重要发现上。根据Pelgrom失配模型，阈值电压失配与栅极面积平方根成反比。传统上，减少失配需要具有大沟道长度和宽度的器件。然而，研究发现，从N16 finFET节点开始，使用较短沟道长度的叠栅配置与长沟道器件相比表现出更小的失配参数。

图2：N16 finFET技术的Pelgrom图，说明8nm长度的短沟道叠栅晶体管与135nm长沟道器件相比，在保持等效失配性能的同时实现了大约0.6倍的面积。

2

保护环集成和版图优化

模拟和混合信号版图通常需要围绕有源晶体管阵列的保护环或阱连接，用于闩锁预防和噪声抗扰。模拟单元方法系统地集成了两种不同的保护环类型来满足这些要求。

边界保护环包括水平、垂直和角落单元，设计用于满足包围规则，同时在器件阵列中实现容易的邻接。内部保护环促进阵列内N型和P型阱拾取的闩锁规则符合性。这些保护环单元与有源单元共享结构一致性，在阵列之间实现无缝邻接，与传统保护环实用工具相比实现进一步的面积减少。

图3：综合的模拟单元保护环结构，显示边界保护环单元如何处理包围规则以实现容易邻接，而内部保护环管理阵列内阱拾取的闩锁要求。

图4：比较了传统P-Cell版图与模拟单元实现，展示了优化的保护环结构如何在阵列之间实现直接邻接，与传统方法相比减少空白区域。

3

设计和技术协同优化效益

设计和技术协同优化方法在多个维度提供显著改进。长度选择不仅包括用于最大工作速度的最小沟道长度，还包括用于高去耦电容密度的较长器件，有效节约面积。单元高度和宽度经过优化以实现统一的氧化层定义间距，同时利用N7和N5节点中的四重图案化规则。

模拟单元版图的对称性质能够将鳍间距网格规则从四个鳍间距放宽到两个鳍间距，代表综合"推进规则"套件的一部分。速度增强能力包括直接在有源区域上的栅极接触以降低栅极电阻，而由于版图均匀性，设计规则放宽变为可能。

图5：模拟单元DTCO推进规则，包括鳍网格匹配从4N到2N鳍间距的放宽、允许栅极接触在有源区域上以改善速度，以及从3到1个接触多晶硅间距的间距优化。

4

性能验证和硅片结果

通过模拟品质因子线路的硅片验证证明了这种方法的有效性。使用传统P-Cell、标准模拟单元和最小长度叠栅模拟单元设计的运算跨导放大器提供直接性能比较。最小长度叠栅实现在提供优异性能的同时实现了0.68倍面积，与P-Cell设计相比。

图6：P-Cell、模拟单元和最小长度叠栅OTA实现之间的性能、功耗和面积比较，显示叠栅方法在增强性能的同时实现了0.68倍面积。

先进建模能力包括用于模拟单元中心设计的基带扩展模型，与传统基带SPICE模型相比，该模型展示了减少的仿真到硅片差距和收紧的工艺角点。

图7：比较了传统基带SPICE模型和模拟单元中心BB_Extra模型之间的环形振荡器性能，说明增强建模方法减少了S2S差距和改善的角点收紧。

5

生产力增强流程

几个自动化流程显著增强设计生产力。模拟ECO单元流程识别模拟单元模式并用匹配的单元类型填充附近的空白区域，实现更均匀的版图和减少的失配。这些插入的单元可以作为浮动元件功能或连接为去耦电容器，具有自动反向注释到原理图。在线路修订期间，模拟ECO单元可以通过后端金属更新重新激活为有源晶体管，减少周转时间和掩膜成本。

图8：模拟ECO流程过程，显示相同类型的模拟单元如何填充附近的空白区域以创建更均匀的版图，具有去耦电容器连接选项以优化面积利用。

模拟设计迁移流程能够实现跨节点模拟单元到单元映射方法，在直接迁移设计规则清洁版图的同时实现可比较的电气性能。由于模拟单元相互邻接结构，这种方法维持到底层金属层的相同平面图，将生产力提高2倍。

图9：用于跨节点迁移的模拟单元到单元映射方法，显示原理图和版图元素如何在节点之间转移，同时保持相同的平面图，实现2倍生产力增强。

M0一站式和自动保护环流程自动插入必要的虚拟指，连接具有相应接触图案的金属层，并用保护环单元围绕阵列以实现清洁的设计规则符合性。这种自动化能够生成多样的布局配置，支持未来人工智能和机器学习应用的自动布局优化。

图10：M0一站式流程，用于自动插入虚拟指和围绕保护环，版图完成到M0，生成适合AI训练和优化的多个DRC清洁布局。

6

全面影响和应用效果

模拟单元DTCO实现了实质性改进，包括大约10%的模拟IP面积减少、50%的版图工作量减少、减少的仿真到硅片差距和增强的性能-功耗-面积优化。该方法为节点到节点模拟迁移实现2倍生产力改进，同时通过综合流程集成支持模拟设计自动化。

这种系统方法将模拟线路设计从劳动密集型定制版图创建转变为结构化的自动化方法，在保持设计质量的同时显著提高效率。从N16到N3的TSMC先进finFET节点以及新兴纳米片技术的成功应用证明了这种方法对未来半导体技术世代的强大可扩展性。模拟单元方法学为现代半导体设计提供了一个实用且高效的解决方案，在先进工艺节点中实现了性能、功耗和面积的平衡优化。