我们从2011年坚守至今,只想做纯粹的技术论坛,请不要发布和技术无关的话题。  本站有两万多份高大上的PCB和原理图下载,每日更新中,欢迎常回来看看

 找回密码
 立即注册
搜索
查看: 195|回复: 0

[零组件/半导体] 台积电盯上的SoW封装,到底是什么?

[复制链接]
  • 打卡等级:以坛为家II
  • 打卡总天数:198
  • 打卡月天数:0
  • 打卡总奖励:714
  • 最近打卡:2025-11-21 20:33:51

1940

主题

405

回帖

1712

积分

二级逆天

积分
1712
发表于 2025-7-6 04:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区

您需要 登录 才可以下载或查看,没有账号?立即注册

×

台积电正积极研发先进封装技术晶圆系统(SoW),将超大规模、超高速系统集成在直径300毫米的大尺寸硅晶圆或相同直径的圆盘状载体(支撑体)上。
SoW通过将多个硅片或微型模块以二维矩阵排列,兼具超大规模、超高速的运算能力、高速、高密度的数据传输,以及降低功耗。
04481937fe6eca.png InFO技术应用于低成本、高性能大封装
SoW技术的起源,在于台积电针对移动处理器所研发的小型化、薄型化封装技术InFO(Integrated Fan-Out),俗称FO-WLP(Fan Out-Wafer Level Package)。
2020年前后,台积电为高性能大规模逻辑(FPGA、GPU等)提供了CoWoS(晶圆上芯片)封装技术,该技术利用硅中间基板(Si interposer)实现硅片(水平排列的芯片)之间的高密度连接。与此同时,台积电还准备并量产了InFO_oS(晶圆上芯片)封装技术,该技术利用InFO技术实现硅片之间的高密度连接,作为高性能大规模逻辑的低成本封装。
InFO_oS 的优势在于尺寸扩展相对容易,并且通过为封装基板选择 InFO 的 RDL,可以制作超多层布线板。2018 年开始量产尺寸为光罩尺寸 1.5 倍的 InFO_oS。
04481993a61dd8.png
InFO_SoW 是将 InFO_oS 的基板尺寸(RDL 尺寸)扩展至直径 300 毫米的硅晶圆尺寸。InFO 的精细高密度再分布层 (RDL) 扩展至晶圆尺寸,并将众多硅芯片面朝下(硅芯片的电路面朝向 RDL)放置在 RDL 上。将电源模块和包含输入/输出 IC 的连接器安装在放置硅芯片的 RDL 背面,即可形成系统模块。
044819a0bb4a8a.png
人工智能硬件开发商Cerebras Systems(以下简称 Cerebras)已将 InFO_SoW 技术应用于其深度学习加速器WSE(晶圆级引擎)。WSE 技术概述于 2019 年 8 月举行的高性能处理器技术国际会议 Hot Chips 上发布,并在高性能处理器开发界引起了轰动。该公司还于 2019 年 8 月 19 日在新闻稿中正式宣布了 WSE 的开发。
0448206d30ae56.png
InFO_SoW 技术和 WSE 技术并不完全相同。最大的区别在于它们处理硅片的方式。InFO_SoW 技术假设芯片为小芯片,将许多使用不同制造技术制造的微型芯片(已确认良好的微型芯片)安装在晶圆大小的 RDL 上。而 WSE 技术则在直径为 300 毫米的硅晶圆上一次性制造 84 个微型芯片。这 84 个微型芯片通过划线连接,整体形状呈方形。
在AI 处理器核心级对所有微型芯片进行测试后,会在微型芯片表面形成连接微型芯片之间以及处理器核心之间的布线(将成为 RDL 的一部分)。这种布线至关重要。测试中被判定为有缺陷的核心将被移除,并替换为冗余核心(在测试中被判定为良好)。换句话说,预计在测试后才能确定 RDL 中微型芯片表面侧的布线布局。
04482011f7b594.png
这只是猜测,但他们可能会制作一块略大于微型芯片组的方形RDL 板,或者将预制的 RDL 板连接到微型芯片组上。RDL 板的尺寸为 215 毫米见方,其外接圆直径为 304 毫米,略大于 300 毫米晶圆。Cerebras 发布的 WSE 照片包含 RDL 板,上面有许多通孔。这些通孔被认为是用来机械连接上下电源模块、连接器和冷却板的。
0448213ddc943c.png InFO_SoW 在 WSE 的三代产品中继续使用
Cerebras 在 2019 年 8 月发布 WSE 之后,又于 2021 年 4 月发布了第二代晶圆级处理器 WSE-2,并于 2024 年 5 月发布了第三代晶圆级处理器 WSE-3。两代产品均采用台积电的 InFO_SoW 技术,WSE 的尺寸(215 平方毫米)和芯片数量(84 个)保持不变。
最大的区别在于硅芯片的制造技术。第一代采用16nm 工艺,对于 2019 年来说相当适中。2021 年发布的第二代 WSE-2 将微型化提升到了一个新的水平,并采用了 7nm 工艺。2024 年发布的第三代 WSE-3 选择了 5nm 工艺,进一步实现了微型化。因此,第三代的晶体管数量增加到 4 万亿,是第一代 1.2 万亿的 3.3 倍多。
Cerebras三代WSE都采用了300mm晶圆InFO_SoW技术,这体现出直径大于300mm的晶圆并不存在,目前终极的大规模电路模块是InFO_SoW技术。
其基本性能是,与采用中间基板的多芯片模块(MCM) 相比,硅片间的布线宽度/间距减少一半,布线密度增加一倍,单位长度的数据传输率增加一倍。最大的区别在于电源阻抗,仅为 MCM 的 1/33。这是因为,原则上,215 毫米见方的 RDL 层的整个背面都可以在电源模块中布局,而且由于电源布线是垂直(纵向)的,因此布线长度极短。低电源阻抗对稳定电源电压和降低功耗贡献巨大。
04482148f6f30b.png 0448215b140471.png
台积电还在开发下一代InFO_SoW 技术,称之为SoW-X (eXtreme)。台积电最近还将之前开发的 InFO_SoW 技术更名为SoW-P。
0448223559b68e.png
SoW-P 和 SoW-X 的区别在于,前者分布在同一处理器上,而后者分布在处理器(或 SoC)和内存模块上。



您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Copyright ©2011-2024 NTpcb.com All Right Reserved.  Powered by Discuz! (NTpcb)

本站信息均由会员发表,不代表NTpcb立场,如侵犯了您的权利请举报投诉

本站所有资料仅限参考学习交流,PCB原理图源码等所有资料不保证准确没问题,请不要用作生产。否则后果自负。

闽公网安备35062302000276号 | 闽ICP备2024076463号-1 | 论坛技术支持QQ群171867948 | 论坛问题,充值问题请联系QQ1308068381

平平安安
TOP
快速回复 返回顶部 返回列表