全志A20芯片1*16bitDDR3设计布线参考。包含DSN文件格式的原理

princepengjin · 发表于 2013-12-26 12:37

您需要登录才可以下载或查看，没有账号？立即注册

×

只有DDR和CPU，很干净的PCB文件，没有任何外围器件，非常适合开发和练手。

princepengjin · 发表于 2013-12-26 12:39

自己顶贴，可以直接在附件中的原理图中添加外围电路，不要改变原有器件的位号，生成的网表导入后就可以在原有PCB文件上叠加啦！

randy1022 · 发表于 2013-12-26 12:50

是的，这样非常的不错！楼主还有其他的方案的？

yhgwork · 发表于 2013-12-26 13:39

不错，A20。有没有完整的MID PCB图呢。只有DDR核心的，论坛上很多了

mfkiwl · 发表于 2013-12-26 14:01

不错不错，参考下

mfkiwl · 发表于 2013-12-26 14:14

我能提个问题么：这个DDR3的布线，其数据总线的长度并不match，地址总线的长度也不match，这个是什么原因？

栤焱1030 · 发表于 2013-12-26 22:14

很好的支持。。

io357 · 发表于 2013-12-27 08:31

收下备用

yi465483 · 发表于 2013-12-27 08:40

longxuekai · 发表于 2013-12-27 08:43

不错，参考一下

		自动登录	找回密码
密码			立即注册

[Allegro16.6以下] 全志A20芯片1*16bitDDR3设计布线参考。包含DSN文件格式的原理