DC-DC电源设计中GND回路走线不应经过电感器下方区域

林百万666

非隔离 DC-DC 电源 PCB 设计经验整理

平芯微 赵工

电源电路并不像很多人想的那样，只要按芯片规格书把线连对就能稳定工作。这些年做 FAE 技术支持，接触过形形色色的案子，处理过的客诉加起来也有近千个。这里就不展开讲故事，只把日常画 DC-DC 非隔离电源板时容易踩的几个坑整理一下，供大家参考，也欢迎有经验的工程师一起交流。

一、输入电容不要省

输入电容 CIN 是最容易被“优化”掉的器件。实际遇到的案例里，有人直接把 CIN 去掉，也有人把 22µF 改成 1µF，这些做法都会给后续稳定性埋下隐患。

CIN 的滤波和稳压作用不能忽视。PCB 布局时，CIN 要尽量贴近芯片的 VIN 引脚，同时建议在 VIN 旁边再并一颗 0.1µF 的高频去耦瓷片电容。这样组合使用，对抑制输入端高频噪声、提升系统稳定性有明显帮助。如果主电容用的是瓷片电容，通常并联多颗 CIN 也会比单颗效果更好。

图1：输入电容布局示意
图2：输入端滤波与保护器件布局输入尖峰电压的吸收贴片陶瓷电容的 RMS 电流能力相对有限，如果输入侧只用瓷片电容，在 9V、15V、30V、50V、70V、90V 这些输入档位下，冲击电压可能会达到输入最大值的 3~4 倍，很容易超过芯片 VIN 脚的耐压极限，导致芯片损坏。比较稳妥的做法有几种：· 输入电容增加电解电容，提升耐冲击能力；· 增加 TVS 管做钳位保护；· 输入正极串入适当的限流电阻。如上图中的 D4 和 CA，就是常见的组合防护方案。二、FB 反馈走线要远离干扰源FB 采样走线对噪声很敏感，布局时要尽量避开电感、续流二极管这些强干扰源。反馈电阻 R1、R2 要靠近芯片的 FB 引脚摆放，缩短采样回路。

图3：FB 反馈电阻与补偿电容布局以常见的分压网络为例，R1 上端建议从输出电容 COUT 的正端单点走线，不要从电感器直接取电。因为经过输出电容滤波后再采样，电压精度和抗干扰能力都会更好。反馈电阻建议选用 1% 精度，C2 是否添加则按具体芯片规格书来决定。三、输出电容与地回路输出电容 COUT 同样存在被省略或大幅减小容值的问题，这会影响负载瞬态响应和输出纹波。除了容值要满足规格书要求，COUT 的摆放位置也很关键。如果芯片有专门的 VOUT 引脚，COUT 应尽量靠近该引脚。

图4：输出电容靠近 VOUT 引脚布局和输入侧类似，输出端也建议并一颗 0.1µF 的高频去耦瓷片电容。当 COUT 使用瓷片电容时，多颗并联通常比单颗大电容更有利于稳定。另外要注意一点：输入电容和输出电容的 GND 回路走板时，不要从电感下方穿过。电感底部是强干扰区域，地回路从这里经过容易把噪声引入控制环路，造成系统不稳定。

图5：GND 回路应避免从电感下方经过四、续流二极管选型要留余量续流二极管的耐压和电流都要保留一定裕量，经验上大概 40% 左右。选型时优先使用肖特基二极管，导通压降低、反向恢复快，整体效率更高。如果用快恢复二极管，反向恢复特性会拉低效率；普通整流二极管则通常无法满足开关频率要求。

图6：续流二极管 D1 的选型与布局五、电感的摆放与感值选择电感器不要直接贴在 IC 旁边，也不要倒扣在 IC 上方，避免电感高频电流产生的磁场耦合到芯片内部的小信号回路里。Layout 时让电感和芯片保持适当距离，是抑制噪声干扰的基本操作。电感感值的选择主要依据芯片规格书的计算公式或推荐值，跟芯片开关频率直接相关。频率高时，可以选较小感值；频率低时，需要选较大感值。例如 PW5300 开关频率为 1MHz，常用 3.3µH 或 4.7µH；PW2153 开关频率为 140kHz，建议选用 47µH 到 22µH 范围。此外，输出功率也决定了电感尺寸。选型时首先要看饱和电流是否满足要求，然后再结合封装尺寸、散热条件和效率目标，决定用贴片电感还是环形电感。以上是日常做非隔离 DC-DC 电源设计时总结出来的一些经验，不是什么大道理，但往往是这些细节决定了板子能不能稳定量产。希望对你有帮助。

bidezhi7777

了解学习一下！！！

hans112

很实用的资料，谢谢分享

iiowoi3389

很实用，学到了