关于电源谐振原因的解析

dhhdh

Q值、电容值与ESR：电源谐振与阻尼的核心关系

在电源分配网络（PDN）和DC-DC输入滤波设计中，Q值、电容值（C）和等效串联电阻（ESR）是三个紧密耦合的参数。它们共同决定了谐振频率、谐振峰的尖锐程度，以及系统在负载突变或热插拔时是否会产生严重振铃。

很多设计者容易陷入两个极端：一是认为“ESR越低越好”，二是认为“电容越大越好”。实际上，低ESR会推高Q值，使谐振更危险；而单纯增大电容虽然能降低Q值，却会把谐振频率推向更低频段，可能引发新的问题。

一、基本模型：LC谐振与ESR

考虑一个最简单的电源输入回路：走线或平面的寄生电感L，与去耦电容C串联，电容本身带有等效串联电阻ESR。这个回路构成一个串联RLC谐振电路。

其谐振频率为：
f0 = 1 / (2π × sqrt(L × C))

回路的特性阻抗为：
Z0 = sqrt(L / C)

品质因数Q定义为：
Q = Z0 / ESR = (1 / ESR) × sqrt(L / C)

也可以写成：
Q = (ω0 × L) / ESR = 1 / (ω0 × C × ESR)

其中ω0 = 2π × f0。

阻尼比ζ与Q的关系为：
ζ = 1 / (2Q) = (ESR / 2) × sqrt(C / L)

当Q大于0.5时，欠阻尼，阶跃响应会振铃。
当Q等于0.5时，临界阻尼，无振铃，响应最快。
当Q小于0.5时，过阻尼，无振铃，但响应变慢。

对于电源PDN，通常希望Q在0.5到1之间，既避免振铃，又不过度牺牲瞬态响应。

二、ESR与Q：反比关系

从公式 Q = (1 / ESR) × sqrt(L / C) 可以清楚看到：

ESR越小，Q越高；ESR越大，Q越低。

这解释了一个常见现象：使用低ESR的MLCC陶瓷电容时，电源轨容易在负载阶跃下产生高频振铃。因为MLCC的ESR可能只有几毫欧，导致Q值高达几十甚至上百，回路几乎无阻尼。

但这是否意味着应该故意选用高ESR电容？并非如此。高ESR会带来两个代价：

第一，稳态压降。负载电流流过ESR会产生压降。
第二，发热与效率下降。ESR上的损耗为I² × ESR，大电流下不可忽视。

因此，正确的思路不是提高主电容的ESR，而是在保留低ESR MLCC的同时，额外增加一个阻尼支路。

三、电容C与Q：增大C会降低Q，但也会降低谐振频率

从公式看，C增大，sqrt(L / C)减小，因此Q降低。同时，谐振频率f0也会降低。

这意味着，单纯增加电容可以压平谐振峰，但会把谐振点推向更低的频率。如果这个低频谐振点落入DC-DC控制环的带宽内，或者与负载的周期性波动重合，反而可能引发更严重的系统不稳定。

此外，C增大还会带来：

第一，浪涌电流增大。上电瞬间对电容充电的冲击电流更大。
第二，PCB面积和成本增加。
第三，与寄生电感形成的低频谐振可能更难阻尼。

因此，增大C不是万能的，它必须与阻尼设计配合使用。

四、电感L的影响：被忽视的“燃料”

Q值不仅取决于ESR和C，还取决于寄生电感L：

Q与sqrt(L)成正比。

L越大，Q越高，谐振峰越尖。在电源距离GPU很近的场景中，L主要来自：

第一，PCB走线电感，约10到20 nH每毫米。
第二，过孔电感。
第三，平面间的等效电感。

减小L是降低Q值最根本的方法之一。将输入电容紧贴控制器VIN和PGND引脚、使用宽短走线、密集过孔，都能有效降低L，从而提高谐振频率并降低Q值。

五、频域与时域表现

频域：Q值越高，阻抗曲线在谐振频率处的峰值越尖锐。低ESR MLCC会形成高Q峰，导致该频率下的电源阻抗急剧升高，噪声容易被放大。

时域：Q值越高，阶跃响应的振铃衰减越慢。衰减时间常数大致为：
τ ≈ 2Q / ω0 = Q / (π × f0)

例如，Q等于10、f0等于300kHz时，振铃会持续数十个周期，可能严重影响GPU供电稳定性。

六、设计实例

假设12V输入，寄生电感L等于20nH，MLCC电容C等于10µF，ESR等于5mΩ。

计算：
Z0 = sqrt(20nH / 10µF) = 44.7mΩ
f0 = 1 / (2π × sqrt(20nH × 10µF)) ≈ 356kHz
Q = 44.7mΩ / 5mΩ = 8.94
ζ = 1 / (2Q) = 0.056

这是严重欠阻尼状态。356kHz恰好接近常见DC-DC开关频率，如430kHz，风险很高。

若想达到临界阻尼Q等于0.5，有两种途径：

第一，增大ESR：需ESR = Z0 / 0.5 = 89.4mΩ。
第二，增大C：保持ESR等于5mΩ，需Z0 = ESR / Q = 10mΩ，即C = L / (0.01²) = 200µF。

增大C到200µF后，f0降至约79.6kHz，远离开关频率，但需要更大电容和浪涌控制。

更实用的方法是添加RC阻尼支路：Rd约等于Z0等于44.7mΩ，Cd大于等于3乘10µF等于30µF，可选47µF。这样主MLCC保持低ESR，阻尼支路提供可控的ESR，谐振被有效抑制。

七、关键结论与设计建议

参数变化对系统的影响可以概括为：

C增大，谐振频率f0降低，特性阻抗Z0降低，Q值降低，阻尼效果增强，但谐振频率降低，峰变宽。
ESR增大，谐振频率不变，特性阻抗不变，Q值降低，阻尼效果增强，但损耗增加。
L增大，谐振频率降低，特性阻抗升高，Q值升高，阻尼效果减弱，峰更尖。
L减小，谐振频率升高，特性阻抗降低，Q值降低，阻尼效果增强，峰变宽。

如有错误纯属本人学艺不精欢迎讨论

bidezhi7777

Limx122

学习一下

hufuju

谢谢分享！谢谢分享！

jonsking

把低 ESR 和 Q 值的關係講開後，振鈴原因就直觀多了。

xiyangqixi

很厉害，学习一下

lrong

艾叶一新

学习学习

yunqiliu

留个脚印，不错的分析

szhuang56

学习一下