DHH教你深入浅出DCDC设计（三）

dhhdh

DC-DC设计：均衡环路响应与纹波（第三篇）

输出纹波的来源与降低方法

前两篇讨论了环路响应的设计方法。本篇转向输出纹波，分析其来源、影响因素以及与环路响应的耦合关系，并给出降低纹波同时不牺牲动态性能的设计策略。

一、输出纹波的组成

输出纹波由三部分组成：

第一部分，电感纹波电流在输出电容ESR上产生的电压。这部分纹波与电感纹波电流成正比，与ESR成正比。波形与电感电流波形相同，为三角波。

第二部分，电感纹波电流对输出电容充放电产生的电压。这部分纹波与电感纹波电流成正比，与电容值成反比，与开关频率成反比。波形为抛物线形。

第三部分，开关节点的高频振铃通过寄生电容耦合到输出端。这部分纹波频率高，幅度小，但可能影响敏感负载。

总输出纹波近似为：
ΔVout ≈ ΔIL × ESR + ΔIL / (8 × fsw × Cout)

在低ESR MLCC应用中，第二项往往占主导。

二、电感纹波电流的计算与优化

电感纹波电流是输出纹波的根源。计算公式为：
ΔIL = (Vout / (fsw × L)) × (1 - Vout / Vin)

从公式可以看出，降低纹波电流有三种途径：

第一，提高开关频率fsw。纹波电流与fsw成反比。但高开关频率增加开关损耗，降低效率。

第二，增大电感值L。纹波电流与L成反比。但大电感体积大、DCR高，且降低环路带宽。

第三，调整输入输出电压比。当Vout等于Vin的一半时，占空比为50%，纹波电流最大。对于12V转5V，占空比约42%，纹波电流接近最大值。

设计中选择纹波电流比例通常为满载电流的20%到40%。比例过低，电感过大，响应变慢；比例过高，纹波大，且电感可能进入断续模式。

三、输出电容的选择

输出电容的选择需要同时满足纹波要求和瞬态要求。

从纹波角度，所需最小电容为：
Cout_min = ΔIL / (8 × fsw × ΔVout_ripple)

从瞬态角度，所需最小电容为：
Cout_min = ΔIload / (2 × π × fc × ΔVout_transient)

其中ΔIload为负载阶跃幅度，fc为环路穿越频率，ΔVout_transient为允许的瞬态电压跌落。

通常瞬态要求决定的电容值远大于纹波要求。因此，输出电容的选择主要由瞬态需求驱动，纹波要求通常自动满足。

电容的ESR和ESL也需要考虑。ESR影响纹波中的ESR分量，并且影响环路稳定性。ESL影响高频去耦性能，对于GPU这种高速负载，低ESL的MLCC是首选。

四、电容类型的选择

不同电容类型在纹波和环路中的表现不同：

MLCC陶瓷电容。ESR极低，ESL低，体积小，适合高频去耦。但低ESR移除了环路中的ESR零点，可能导致相位裕度不足。容值随直流偏压和温度变化，需要降额使用。

聚合物电容。ESR较低，容值较大，体积适中。ESR比MLCC高，可以提供一定的环路零点，有助于稳定性。适合作为MLCC的补充，提供中频去耦和阻尼。

铝电解电容。ESR较高，容值大，体积大。ESR提供阻尼，有助于环路稳定性。但ESR随温度变化大，低温下ESR升高，可能影响瞬态响应。高频性能差，不适合高频去耦。

钽电容。ESR中等，容值较大，体积小。但存在失效短路风险，需要降额使用。在服务器电源中逐渐被聚合物电容替代。

实际设计中，通常采用MLCC加聚合物电容的组合。MLCC负责高频去耦，聚合物电容提供中频去耦和阻尼。

五、降低纹波同时保持环路响应的策略

策略一，提高开关频率。这是最直接的方法，但需要权衡效率。对于GPU辅助供电，430kHz到600kHz是合理范围。

策略二，使用多相并联。多相并联可以降低每相的纹波电流，并且通过交错并联，总输出纹波电流进一步减小。同时，多相并联提高了等效开关频率，允许更高的环路带宽。这是GPU供电的标准做法。

策略三，优化电感选择。在满足纹波要求的前提下，尽量减小电感值，以提高环路带宽。使用低DCR、高饱和电流的电感，减小损耗和体积。

策略四，合理配置输出电容。使用MLCC提供高频去耦，使用聚合物电容提供中频去耦和阻尼。避免只使用MLCC导致相位裕度不足。

策略五，利用ESR零点。如果使用聚合物电容或电解电容，其ESR可以提供环路零点，提升相位裕度。可以适当选择ESR值，使其零点位于穿越频率附近。

策略六，优化布局。减小输出电容到负载的寄生电感，降低高频纹波和瞬态跌落。使用宽短走线、多过孔、实心接地平面。

六、纹波与环路响应的联合优化

纹波和环路响应不是孤立的，它们通过以下参数耦合：

电感值。增大电感降低纹波，但降低带宽。减小电感提高带宽，但增大纹波。

输出电容。增大电容降低纹波和瞬态跌落，但降低带宽。减小电容提高带宽，但增大纹波和瞬态跌落。

ESR。增大ESR增大纹波中的ESR分量，但提供环路零点改善稳定性。减小ESR降低纹波，但可能降低相位裕度。

开关频率。提高开关频率降低纹波，允许更高带宽，但增加开关损耗。

联合优化的目标是：在满足纹波和瞬态要求的前提下，选择使环路带宽最大、相位裕度最充足的参数组合。通常需要通过仿真和迭代来实现。

七、本篇小结

输出纹波由电感纹波电流、电容ESR和电容容量共同决定。降低纹波需要提高开关频率、增大电感或电容，但这些措施会降低环路带宽。均衡设计的关键是：利用多相并联提高等效开关频率，合理配置MLCC和聚合物电容的组合，利用ESR零点改善相位裕度，并在布局上最小化寄生电感。

下一篇将讨论多相并联技术如何同时改善纹波和环路响应，并给出多相设计的关键参数和注意事项。

tuzisecond

了解一下

大萌子

张麻子