1300811688
发表于 2018-11-8 22:46
大家觉得Logic里面的CAE封装画多大合适呢？
为了能原理图纸大小合理，大家觉得Logic里的CAE封装画多大呢？电阻电容电感IC等的引脚用多长？2D线画几个栅格等等？
益达
发表于 2018-11-9 11:32
tiger5z
发表于 2018-11-10 15:59
jeeson196
发表于 2018-11-11 21:12
wangzyx
发表于 2018-11-12 22:21
ami
发表于 2018-11-13 09:03
夜空星
发表于 2019-10-15 19:30
the_lagacy_
发表于 2019-10-17 08:44
同样每次都预估不好
xiaohehe2
发表于 2019-12-12 13:29
同样每次都预估不好
向心飞翔
发表于 2019-12-18 11:00
方便A4纸打印就好了
